封裝廠正在為下一波先進(jìn)封裝做準(zhǔn)備，從而為各種應(yīng)用實現(xiàn)新的系統(tǒng)級芯片設(shè)計。

這些先進(jìn)封裝涉及一系列技術(shù)，例如2.5D / 3D，小芯片，扇出和系統(tǒng)級封裝（SiP）。每一種反過來又提供了用于將復(fù)雜的管芯組裝和集成到先進(jìn)封裝中的一系列選項，從而為芯片客戶提供了許多可能的方式來區(qū)分他們的新IC設(shè)計。

但是每種封裝方法也都有其自身的權(quán)衡。此外，有太多可能的配置，即使對于最復(fù)雜的設(shè)計團(tuán)隊來說，為特定應(yīng)用進(jìn)行選擇也可能具有挑戰(zhàn)性。

盡管如此，先進(jìn)封裝仍在整個半導(dǎo)體行業(yè)中發(fā)揮著更大的作用，而且這種趨勢可能還會持續(xù)下去。網(wǎng)絡(luò)設(shè)備，服務(wù)器，智能手機甚至手表都是采用先進(jìn)封裝的應(yīng)用程序。并非所有芯片都需要先進(jìn)封裝。實際上，絕大多數(shù)芯片都是以成熟的商品封裝組裝和封裝的。但是，即使對于這些產(chǎn)品，IC供應(yīng)商仍然希望采用新的封裝，這些封裝具有更小的外形尺寸和更好的電氣性能。

先進(jìn)的封裝有望解決這些挑戰(zhàn)和其他挑戰(zhàn)。例如，在系統(tǒng)中，數(shù)據(jù)在單獨的處理器和板上的存儲設(shè)備之間來回移動。但是有時這種交換會導(dǎo)致延遲并增加能耗，這被稱為內(nèi)存墻。解決該問題的一種方法是將內(nèi)存和處理器放在一起，并將它們集成到一個封裝中。

那不是先進(jìn)封裝的唯一應(yīng)用。傳統(tǒng)上，為了推進(jìn)設(shè)計，IC供應(yīng)商開發(fā)ASIC。然后，供應(yīng)商將縮小每個節(jié)點上的不同功能，并將它們打包到ASIC上。但是，這種方法在每個節(jié)點上變得越來越復(fù)雜和昂貴。許多人正在尋找替代品。獲得擴展優(yōu)勢的一種方法是在先進(jìn)封裝中組裝復(fù)雜的芯片。在某些情況下，高級軟件包以較低的成本模仿了傳統(tǒng)的ASIC。

在封裝中組裝不同且復(fù)雜的管芯有時被稱為異構(gòu)集成。ASE的資深研究員，高級技術(shù)顧問Bill Chen在IMAPS的演講中說：“我們所看到的就是您所說的封裝上的復(fù)興，設(shè)計上的復(fù)興以及在異構(gòu)集成的許多領(lǐng)域中的復(fù)興?！?/p>

在IMAPS和其他近期活動中，供應(yīng)商提供了有關(guān)其新封裝的更多詳細(xì)信息，并簡要介紹了未來的發(fā)展。他們之中：

三星推出了3D技術(shù)，該技術(shù)將邏輯和內(nèi)存芯片堆疊在一起。它還設(shè)計了一個結(jié)合了AI處理功能和內(nèi)存的程序包。

Amkor，ASE和臺積電正在開發(fā)新的高端扇出軟件包，這些軟件包集成了邏輯和更多的存儲立方體。他們還正在為5G手機和其他應(yīng)用開發(fā)扇出。

i3正在開發(fā)SiP堆疊技術(shù)。

許多人正在追求小芯片。為此，芯片制造商可以在庫中具有模塊化芯片或小芯片的菜單?？蛻艨梢曰旌洗钆湫⌒酒?，并使用封裝中的芯片到芯片互連方案將它們連接起來。

                                                                                圖1：先進(jìn)封裝的主要趨勢。

更多的2.5D / 3D封裝

當(dāng)今的系統(tǒng)包含內(nèi)存，處理器，存儲器和其他組件。內(nèi)存和存儲采用不同的形式，并按層次結(jié)構(gòu)排列。在層次結(jié)構(gòu)的第一層中，SRAM是一種快速存儲器類型，已集成到處理器中以實現(xiàn)快速數(shù)據(jù)訪問。用于主存儲器的DRAM是獨立的，位于模塊中。磁盤驅(qū)動器和固態(tài)存儲驅(qū)動器用于存儲。

在PC中，這些單獨的組件都組裝在板上。但是，這種拓?fù)鋵τ跀?shù)據(jù)中心中的服務(wù)器而言效率很低。從每個單獨的組件（即處理器和內(nèi)存）來回移動數(shù)據(jù)會產(chǎn)生延遲。

多年來，供應(yīng)商已經(jīng)開發(fā)出各種封裝來應(yīng)對內(nèi)存壁，即2.5D / 3D。2.5D / 3D軟件包在行業(yè)中使用了數(shù)年，通常在諸如網(wǎng)絡(luò)設(shè)備和服務(wù)器之類的高端應(yīng)用中找到。

在2.5D封裝中，將管芯堆疊或并排放置在中介層的頂部，該中介層具有直通硅通孔（TSV）。中介層充當(dāng)芯片和電路板之間的橋梁，可提供更多的I / O和帶寬。

在一個示例中，F(xiàn)PGA和高帶寬存儲器（HBM）并排放置在2.5D封裝中。HBM是DRAM存儲器堆棧，可增加系統(tǒng)中的存儲器帶寬?！斑@是AI的一個非常重要的因素，” Amkor先進(jìn)封裝開發(fā)和集成副總裁Mike Kelly在IMAPS上的演講中說道?！澳谑笻BM DRAM堆?？拷幚砥?。基本上，您可以在較低的功率點上獲得更多的內(nèi)存帶寬。您并沒有將所有這些數(shù)據(jù)從程序包中來回推到其他形式的存儲器中?！?/p>

但是2.5D昂貴且難以制造。以HBM為例。使用各種工藝步驟，在每個DRAM裸片的頂部形成微小的銅微凸塊和支柱。翻轉(zhuǎn)一個裸片，并將裸片每一側(cè)的凸塊結(jié)合在一起。凸塊和支柱可在不同設(shè)備之間提供小型，快速的電氣連接。

最先進(jìn)的微型凸塊/支柱是間距為40μm的微小結(jié)構(gòu)。每根柱子的高度為15μm至30μm，研發(fā)時為10μm至20μm?！半S著減小凸塊尺寸，出現(xiàn)了幾個關(guān)鍵的可靠性問題，” Onto Innovation薄膜產(chǎn)品管理總監(jiān)Priya Mukundhan在論文中說?！耙刮⑿屯箟K可用于堆疊，必須以非常高的精度和精度來測量它們的單個高度和芯片級共面性?！?/p>

展望未來，該行業(yè)將繼續(xù)開發(fā)新形式的2.5D。一方面，存儲器供應(yīng)商正在開發(fā)更小尺寸的新型更快的DRAM，以實現(xiàn)更高容量的HBM。

例如，三星的新HBM2E技術(shù)使容量比以前的版本增加了一倍。最新版本在緩沖芯片上堆疊了八個10nm級，16千兆位DRAM芯片。三星的HBM2E解決方案提供16GB的容量，數(shù)據(jù)傳輸速度為3.2Gbps，每個堆棧的內(nèi)存帶寬為410GB / s。

此外，三星最近還發(fā)布了一對下一代2.5D封裝技術(shù)。首先，三星推出了I-Cube4，這是一個2.5D解決方案，可在一個封裝中容納四個HBM2E堆棧和一個邏輯芯片。其次，該公司推出了HBM-PIM，這是一種將HBM與AI處理單元集成在同一封裝中的設(shè)備。通過將DRAM優(yōu)化引擎放置在每個存儲體中，HBM-PIM將處理能力直接帶到了存儲數(shù)據(jù)的位置，從而在并行處理的同時最大程度地減少了數(shù)據(jù)移動。

三星正在將機器學(xué)習(xí)技術(shù)引入其中。機器學(xué)習(xí)是AI的一個子集，它處理大量數(shù)據(jù)并識別系統(tǒng)中的模式。三星內(nèi)存產(chǎn)品規(guī)劃高級副總裁Kwangil Park表示：“ HBM-PIM是業(yè)界首款針對各種AI驅(qū)動的工作負(fù)載而量身定制的可編程PIM解決方案，例如HPC，培訓(xùn)和推理?！?/p>

機器學(xué)習(xí)正在朝著其他方向推動2.5D封裝。一段時間以來，IC供應(yīng)商已經(jīng)為AI開發(fā)了新的芯片架構(gòu)。這些芯片架構(gòu)中的許多必須容納更多的HBM和邏輯管芯。在某些情況下，具有多個管芯的大型芯片架構(gòu)無法安裝在2.5D封裝的單個插入器中?？赡苄枰獌蓚€或多個中介層來容納所有管芯。

為了開發(fā)大型中介層，芯片制造商使用光刻掃描儀在晶圓上構(gòu)圖了多個中介層。掃描儀可以打印尺寸為26mm X 33mm的特征。該字段大小表示許多人所說的標(biāo)線限制。

因此，標(biāo)線片尺寸的中介層大約為26mm x 33nm。一些芯片架構(gòu)要求插入器大于標(biāo)線片的大小。根據(jù)Ultratech等人的論文，“可以通過將插入器設(shè)計分成多個部分來制造大面積的插入器，其中每個部分小于步進(jìn)重復(fù)光刻系統(tǒng)的最大場尺寸?！?/p>

一旦處理了晶片，就將各個中介層縫合在一起，形成一個更大的中介層。例如，一個2.5D封裝的插入物是標(biāo)線片尺寸（<1,600mm2）的2倍，可以容納一個大型邏輯芯片和2至4個HBM。2.5D封裝（標(biāo)線片尺寸為4X和6X甚至更大）正在運輸或研發(fā)中。

超越2.5D，下一個重要的事情是3D-IC，它們將邏輯存儲在內(nèi)存中，或者將邏輯存儲在先進(jìn)封裝中，以創(chuàng)建系統(tǒng)級設(shè)計。英特爾，三星，臺積電和其他公司正在開發(fā)3D-IC。例如，三星最近推出了X-Cube。在一個應(yīng)用中，三星在邏輯芯片上堆疊了一個SRAM芯片。

這解決了一個主要問題。在系統(tǒng)中，SRAM速度很快，但是它占用了電路板上太多的空間。三星公司副總裁Seung Wook Yoon說：“（將SRAM堆疊在邏輯上）釋放了將更多內(nèi)存封裝到較小區(qū)域的空間?！?/p>

2.5D / 3D封裝以外的中介層還有其他應(yīng)用程序。例如，一個系統(tǒng)的板上有多個組件，但是一個裸片和/或封裝可能有故障或作廢。開發(fā)一個新的董事會沒有多大意義。為了解決該問題，QP Technologies開發(fā)了一種新的中介層設(shè)計解決方案。

首先，您需要采購新的裸片和/或封裝。然后，QP Technologies開發(fā)了插入器。插入器的頂部與新設(shè)備的占用空間匹配。底部與主板上舊設(shè)備的占用空間相匹配。

該解決方案可用于多種封裝類型。QP Technologies銷售和營銷副總裁Rosie Medina表示：“我們使用具有匹配的凸點焊盤來制造插入器，該凸塊焊盤的跡線延伸到可引線鍵合的焊盤上。” “接下來，我們將倒裝芯片管芯連接到中介層，然后將中介層上的鍵合管芯連接到現(xiàn)成的封裝中。最后，我們從中介層到封裝進(jìn)行引線鍵合?？蛻衄F(xiàn)在擁有可以測試或組裝到板上的標(biāo)準(zhǔn)封裝?！?/p>

扇出擴展

盡管2.5D / 3D封裝提供了很高的I / O數(shù)量，但該技術(shù)非常昂貴，部分原因是插入器的成本。反過來，這又增加了對不需要中介層的先進(jìn)封裝的需求。

在那里可以安裝稱為扇出的先進(jìn)封裝類型。在扇出的一個示例中，DRAM裸片堆疊在封裝中邏輯芯片的頂部。扇出不包含插入器，使其比2.5D便宜。

在扇出流程中，芯片是在晶圓廠的晶圓上進(jìn)行處理的。將芯片切成小塊，并放置在晶片狀結(jié)構(gòu)中，該結(jié)構(gòu)中填充有環(huán)氧模塑料（EMC）。這稱為再生晶片。

然后，在封裝中形成重新分布層（RDL）。RDL是銅金屬連接跡線，可將封裝的一部分電連接到另一部分。RDL通過線和間距測量，線和間距是指金屬走線的寬度和間距。

RDL取代了2.5D中昂貴的插入器，但是仍然存在一些挑戰(zhàn)。Brewer Science的研究人員Arthur Southard在論文中說：“當(dāng)芯片通過EMC包覆成型時，所產(chǎn)生的再生晶圓通常會產(chǎn)生明顯的應(yīng)力和翹曲?！?“在這種情況下，可以使用（臨時粘合）材料來幫助控制晶圓翹曲。”

然后，當(dāng)管芯嵌入到化合物中時，它們趨向于移動，從而引起不希望的效果，稱為管芯移位。這影響了產(chǎn)量。

展望未來，供應(yīng)商將繼續(xù)開發(fā)扇出，分為兩個部分-標(biāo)準(zhǔn)密度和高密度。針對移動和物聯(lián)網(wǎng)，標(biāo)準(zhǔn)密度扇出被定義為具有少于500個I / O和大于8μm的線和空間的封裝。高密度扇出具有500多個I / O和少于8μm的線和空間。

多家供應(yīng)商正在為5G智能手機開發(fā)高密度扇出封裝。扇出封裝將RF芯片和天線集成在同一單元中，從而提高了信號質(zhì)量。ASE的Chen說：“封裝天線模塊是5G發(fā)展的重要組成部分?！?/p>

Amkor，ASE，TSMC和其他公司正在開發(fā)帶有HBM的高密度扇出套件，該套件用于服務(wù)器和網(wǎng)絡(luò)設(shè)備。在某些情況下，帶有HBM的高密度扇出與2.5D競爭。2.5D和扇出都是可行的，并且有自己的位置。

“總的來說，對于具有四個或更多HBM的大型系統(tǒng)，大多數(shù)客戶都使用2.5D，” Amkor的Kelly說。“對于較小的系統(tǒng)和新設(shè)計，我們看到一些產(chǎn)品已被設(shè)計到S-SWIFT中，其中大多數(shù)帶有兩個或更少的HBM。”

S-SWIFT是Amkor高密度扇出線的名稱?！巴ㄟ^高密度扇出創(chuàng)建多管芯模塊，然后將該模塊連接到標(biāo)準(zhǔn)倒裝芯片IC封裝基板。該技術(shù)的特點是具有4-6層的RDL，以及一條2μm的生產(chǎn)線和2μm的空間，其R＆D分別為1.5μm/1.5μm。

同時，日月光還正在開發(fā)其扇出技術(shù)的更先進(jìn)形式，稱為襯底扇出芯片（FOCoS）?！岸喙苄痉庋b具有1個ASIC，由8個小芯片包圍，這些芯片是使用ASE的FOCOS扇出末尾版本組裝而成的。它具有三個互連的RDL層，外加兩個UBM層，一個用于C4凸塊，另一個用于與外界的封裝連接，總共6個金屬層。當(dāng)前的設(shè)計使用2μm的線/間距RDL，并且工程上的線/間距更精細(xì)。” ASE的工程高級總監(jiān)John Hunt說?！?ASE還與客戶合作開發(fā)其他裸片組合，以及使用嵌入式橋式裸片實現(xiàn)高密度互連的FOCoS?！?/p>

其他扇出技術(shù)也在開發(fā)中。Nepes在IMAPS上介紹了其首個M系列扇出技術(shù)，這是一種將存儲設(shè)備堆疊在邏輯芯片上的層疊封裝解決方案。

Nepes的M系列扇出可以在圓形晶圓或600mm x 600mm的面板上制造。面板比圓形晶圓處理更多的封裝，從而降低了成本。例如，一個300mm的晶圓可以處理2,500個6mm x 6mm的封裝，而600mm x 600mm的面板可以容納12,000個封裝。在大尺寸的方形面板上進(jìn)行扇出封裝比較困難，并且預(yù)計不久后不會大規(guī)模采用。

同時，弗勞恩霍夫可靠性與微集成研究所描述了一種基于扇出的傳感器平臺。該平臺包含一個SoC。傳感器堆疊在SoC上并集成到一個封裝中。

小芯片與SiP

2.5D / 3D和扇出封裝并不是唯一的選擇。另外，有多種方法可以創(chuàng)建定制的先進(jìn)封裝，即小芯片和SiP。

在小芯片中，客戶可以混合搭配芯片，并將它們連接到一個封裝中?；谛⌒酒脑O(shè)計可以并入現(xiàn)有的封裝類型或新的體系結(jié)構(gòu)中。

小芯片背后的想法是將較大的單片芯片分解為較小的管芯。據(jù)說這可以提高產(chǎn)量并降低成本。UMC技術(shù)開發(fā)副總裁GC Hung表示：“在許多情況下，可以在小芯片級和最終IC上優(yōu)化芯片產(chǎn)量?！?SoC設(shè)計的小芯片方法使架構(gòu)師能夠選擇特定的硅技術(shù)，該技術(shù)最能滿足每個關(guān)鍵芯片功能的要求。性能驅(qū)動功能可以利用尖端的finFET技術(shù)。定制模擬可以在傳統(tǒng)技術(shù)上實現(xiàn)，而主流技術(shù)可以用于其余的設(shè)計?！?/p>

并非所有芯片設(shè)計都需要小芯片。對于許多應(yīng)用而言，現(xiàn)有的軟件包就足夠了。并不是所有的IC供應(yīng)商都擁有內(nèi)部開發(fā)類似小芯片的設(shè)計組件。

仍然有一些公司開發(fā)了類似小芯片的設(shè)計。較新的版本正在研發(fā)中。但是開發(fā)這些產(chǎn)品具有挑戰(zhàn)性。例如，如果一個管芯的封裝有缺陷，則該產(chǎn)品可能會失效。

反過來，這需要一個完善的過程控制策略。KLA工業(yè)和客戶合作高級總監(jiān)Chet Lenox表示：“向小芯片架構(gòu)的轉(zhuǎn)變在先進(jìn)封裝中帶來了許多檢查和計量方面的挑戰(zhàn)?！?“首先，隨著越來越多的單個模具被集成，進(jìn)來的模具質(zhì)量要求變得越來越嚴(yán)格。這甚至在組裝之前就增加了對高度敏感的芯片級檢查，計量和分類的需求。其次，用于小芯片封裝工藝的設(shè)備的清潔度要求越來越嚴(yán)格，并開始接近我們在前端半導(dǎo)體制造中所使用的設(shè)備?！?/p>

除了小芯片，SiP也是可行的解決方案。甲系統(tǒng)級封裝集成幾個組件成一個單一的包，使其能夠用作電子系統(tǒng)或子系統(tǒng)。

可以將許多組件集成到SiP中，例如天線，管芯，MEMS和無源器件。從這些選項中進(jìn)行選擇，客戶可以開發(fā)定制的SiP來滿足給定的需求。

SiP可用于多種產(chǎn)品，例如汽車系統(tǒng)，智能手機和手表。在智能手機中，SiP可用于容納電源管理IC以及RF前端和WiFi模塊。

多年來，Apple已在其智能手表產(chǎn)品中集成了SiP。最新的Apple Watch Series 6在所謂的S6封裝系統(tǒng)（SiP）中整合了處理器和其他功能。

S6 SiP集成了蘋果公司的A13 Bionic芯片（雙核處理器）?；贏rm的64位處理器技術(shù)，A13 Bionic比以前的手表的芯片快20％。

其他公司也正在開發(fā)新形式的SiP。例如，i3 Microsystems描述了有關(guān)其異構(gòu)系統(tǒng)級封裝（HSIP）模塊技術(shù)的更多詳細(xì)信息。

HSIP將裸片嵌入具有布線層的基板內(nèi)。i3業(yè)務(wù)發(fā)展總監(jiān)賈斯汀?博爾斯基（Justin Borski）表示：“由于HSIP具有雙向互連和貫穿核心的饋通，因此我們通常將其稱為嵌入式中介層?！拔覀兊钠骷軜?gòu)的一項獨特功能是纖芯厚度是高度可定制的。我們可以生產(chǎn)厚度從150微米到1.2毫米的嵌入式內(nèi)核的設(shè)備設(shè)計，并且仍然可以通過我們的穿通孔技術(shù)通過該內(nèi)核傳遞信號。

在IMAPS上，i3描述了一種將兩個HSIP彼此堆疊并與TSV連接的技術(shù)?！拔覀兡壳罢跒樘囟ǖ膰啦亢蛧拦I(yè)基地（DIB）客戶提供兩高和多種單堆疊設(shè)備的早期生產(chǎn)，” Borski說。“兩層堆疊的HSIP系統(tǒng)已經(jīng)針對一項重大計劃投入了約一年的生產(chǎn)?！?/p>

結(jié)論

顯然，封裝是一個充滿活力的市場，有許多新的和不同的選擇。

了解每個選項都具有挑戰(zhàn)性。尋找合適的技術(shù)人員更加困難。